1. 具備數(shù)字電路設(shè)計所需的基本知識及分析能力;
2. 了解ARM或RSIC-V等CPU體系架構(gòu)，熟悉常用外設(shè)接口DP，eDP, HDMI,SPI、I2C、USB等外設(shè)優(yōu)先;
3. 熟練使用數(shù)字前端設(shè)計工具，使用Verilog進(jìn)行常用數(shù)字可綜合電路的設(shè)計；
4. 熟練使用Systerm Verilog搭建模塊級仿真環(huán)境；
5. 會使用腳本輔助生成Verilog代碼和自動化日常工作，對Python等腳本語言和C語言了解的優(yōu)先;
6. 熟悉基本的數(shù)字前端流程概念和報告分析；
7. 了解芯片的基本設(shè)計架構(gòu)和研發(fā)流程；
8. 熟悉負(fù)責(zé)模塊的業(yè)務(wù)原理，熟悉顯示、Display Port，高速接口等相關(guān)知識優(yōu)先;
9. 熱愛IC設(shè)計工作，具備團(tuán)隊(duì)合作精神，自我學(xué)習(xí)及管理的能力;
10. 有強(qiáng)烈的責(zé)任心及良好的溝通協(xié)調(diào)能力。
